# BEST AVAILABLE CUF!

The KR Laid-Open No. 1999-025236

METHOD FOR FABRICATING CAPACITOR OF SEMICONDUCTOR DEVICE

The present invention relates to a method for fabricating a capacitor of a semiconductor device. In accordance with the present invention, a contact hole exposing a substrate is filled with a metal layer in a height lower than a polysilicon layer doped with a resistance. Then, the doped polysilicon layer is formed thereon and another metal layer in contact with a lateral side of the aforementioned metal layer is formed. Accordingly, it is possible to prevent an operation speed of the semiconductor device from getting slow due to a contact hole with a large aspect ratio.

·특 1999-025236

# (19) 대한민국특허청(KR) (12) 공개특허공보(A)

(51) Int. Cl.<sup>5</sup> HDIL *27*/108 (11) 공개번호 특1999-025236 (43) 공개일자 1999년04월06일

| (21) 출원번호 | <b>특1997-046797</b>                 |
|-----------|-------------------------------------|
| (22) 출원일자 | 1997년 09월 11일                       |
| (71) 출원인  | 삼성전자 주식회사 윤종용                       |
|           | 경기도 수원시 팔달구 매탄3통 416                |
| (72) 발명자  | 남갑진                                 |
| ••        | 경기도 수원시 장만구 화서2동 244-26             |
| •         | 원석준                                 |
|           | 서울특별시 관악구 봉천?돔 1603-25              |
|           | 박영육                                 |
|           | 경기도 수원시 장안구 정자동, 37-42 새한빌라 B동 201호 |
|           | 김경훈                                 |
|           | 서울특별시 용산구 원효로I가 '31-4               |

#### **公水君子: 公**書

### (54) 반도체장치의 커피시터 형성방법

#### De.

본 발명은 반도체장치의 커패시터 형성방법에 관해 개시한다. 본 발명은 기판을 노출시키는 콘택홀을 저 할이 도핑된 폴리실리콘총보다 낮은 금속총으로 채운다. 그리고 그 상부면 상에 도핑된 폴리실리콘총을 형성하고 상기 폴리실리콘총의 전면에 상기 금속총의 촉면과 접촉되는 다른 금속총을 형성한다. 이렇게 합으로써, 중획비가 큰 콘택홀에 의해 반도체장치의 통작속도가 느려지는 것을 방지할 수 있다.

#### ance

54

### HANE

## 도명의 권단화 설명

도 1은 중래 기술에 익한 반도체장치의 커피시터 형성방법을 나타낸 도면이다.

도 2 내지 도 4는 본 발명의 실시에에 의한 반도체장치의 커페시터 형성방법은 단계별로 나타낸 도면들이다.

\*도면의 주요 부분에 대한 부호설명\*

40:반도체기판,

42:필드산화막.

44:게이트 전국.

46:게이트 스페이서.

48:층간절면막.

50:콘택홀.

52a, 54a:제1 금속총 패턴, 도전총 패턴.

#### 보명의 상세량 설명

# 발범의 목적

#### 监督이 今하는 기술보아 및 그 보아의 플레기술

본 발명은 반도체장치의 커패시터 형성방법에 판한 것으로서 특히, 커패시터의 하부전국과 기판을 연결시 키는 통로인 콘택홀의 증횡비(aspect ratio)가 커짐에 따른 콘택홀을 채우는 물질층의 저항 증가를 방지 할 수 있는 커패시터 형성방법에 관한 것이다.

반도체장치가 고집적화됨에 따라 콘택홈의 직경이 작아지는 반면 그 깊이는 더욱 깊어져서 콘택홈의 종횡

네가 커지고 있다. 콘텍홀의 증횡비가 커짐에 따라 콘택홀을 채우는 물질총의 직경이 작고 그 길이는 길 어진다. 그런데, 소정의 길이와 직경을 갖는 물질총의 경우, 직경이 작아지고 그 길이가 길어질수록 물질 의 전기적 저항은 증가된다. 따라서 반도체장치가 고집적화될수록 콘택홀을 채우는 물질총의 선택은 신중 히 미루어져야 한다.

이하. 증래 기술에 의한 커패시터 형성방법에서 증가된 증황비의 콘택홀에 어떠한 물질층을 채우고 그에 따라 어떠한 문제가 발생되는가를 설명한다.

도 1을 참조하면, 반도체기판(10) 상에 총간절면막(12)을 형성한다. 총간절면막(12)에 반도체기판(10)을 노출시키는 콘택홀(14)을 형성한다. 총간절면막(12) 상에 콘택홀(14)을 채우는 제1 도전총(16)을 형성한다. 제1 도전총(16)은 커페시터의 하부전국으로 사용되며, 도핑된 졸리실리콘총으로 형성한다. 제1 도전 총(16)의 전면에 유전막(18)을 형성한다. 유전막(18)의 전면에 제2 도전총(20)을 형성한다. 제2 도전총은 커페시터의 상부전국으로 사용된다. 제2 도전총(20)은 제1 도전총(16)과 마찬가지로 도핑된 플리실리콘총 으로 형성한다.

이와 같이; 종래 기술에 의한 커피시터 형성방법은 도핑된 폴리실리콘증을 하부전국으로 사용한다. 그런데, 하부전국이 기판과 연결되는 콘택홀의 작경은 반도체장치의 고집적화에 따라 작아지고 콘택홀의 깊이는 길어져서 콘택홀의 증황비(aspect ratio)는 더욱 커지고 있다. 결국, 중래 기술에 의한 커패시터 방법으로,커패시터를 형성하는 경우, 콘택홀을 채운 물질증의 전기적 저항은 증가되어 반도체장치의 등작속도는 느려지게 된다.

#### 世界的 的导고자 하는 기술적 承知

따라서 본 발명이 이루고자 하는 기술적 과제는 중래 기술에 나타나는 이러한 문제점을 해결하기 위한 것으로서, 높은 값의 증횡비를 갖는 본택홍을 채우는 물질층의 저항을 충분히 낮게 하여 반도체장치의 동작속도가 저하되는 것을 방지할 수 있는 반도체장치의 커패시터 형성방법을 제공함에 있다.

#### 발명의 구성 및 작용

상기 기술적 과제를 달성하기 위하여, 본 발명에 의한 반도체장치의 커페시터는 다음과 같은 순서로 형성 한다.

(a) 반도체기판 상에 흥간절면막을 형성한다. (b) 상기 흥간절면막에 콘택용을 형성한다. (c) 상기 흥간 절면막 상에 상기 콘택용을 채우는 제1 금속층 패턴을 형성한다. (d) 상기 제1 금속층 패턴 상에 제1도 전층 패턴을 형성한다. (e) 상기 제1 금속층 패턴과 도전층 패턴의 전면에 제2 금속층 패턴을 형성한다. (f) 삼기 제2 금속층 패턴의 전면에 유전막과 제2 도전층 패턴을 순차적으로 형성한다.

본 발명의 실시에에 의하면, 상기 제2 금속총 패턴을 형성한 후 그 결과물을 노(furnace) 또는 RTP(Rapid Thermal Processing)장비를 미용하여 열처리한다.

'본 발명의 실시에에 의하면, 상기 제2 금속총 패턴과 상기 유전막 사이에 확산방지막을 더 형성한다.

본 발명의 실시에에 의하면, 삼기 제1 및 제2 급속총 패턴은 EI타늄(Ti), 팅스텐(W), 루테늄(Ru), EI타늄 LIOI트라이드(TiN), 텅스텐 LIOI트라이드(WN), EI타늄 실리사이드(TISI,), 텅스텐 실리사이드(WSL) 및 루데늄 산화막(Ruō,)으로 이루어진 일군중 선택된 어느 하나이다.

.본 발명의 실치에에 의하면, 상기 제1 도전총 패턴의 전면에 반구형 그레인(Hemi Spherical Grain:이하, HSG라 합)막을 형성한다.

본 발명의 실시에에 의하면, 상기 유전막은 단일막 또는 복합막이며, 실리콘 질화막, 실리콘 산화막, 탄' 탈륨 산화막 또는 PZT와 같은 강유전물질막으로 이루어진 임군중 선택된 적어도 어느 하나로 형성한다.

본 발명은 기판을 노출시키는 콘택흡을 저항이 도핑된 폴리십리콘총보다 낮은 금속총으로 채운다. 그리고 그 상부면 상에 도핑된 플리실리콘총을 형성하고 삼기 폴리실리콘총의 전면에 상기 금속총의 촉면과 접촉 되는 다른 금속총을 형성한다. 이렇게 함으로써, 중황비가 큰 콘택홀에 의해 반도체장치의 동작속도가 느 려지는 것을 방지할 수 있다.

'이하, '본' 발영의 실시에에 의한 반도체장치의 커페시터 형성방법을 첨부된 도면을 참조하여 상세하게 설 명한다.

도 2 내지 도 4는 본 발명의 실시에에 의한 반도체장치의 커피시터 형성방법은 단계별로 나타낸 도면들이

도 2를 참조하면, 반도체기판(40)를 활성영역과 필드영역으로 한정한다. 상기 필드영역에 필드산화막(4 2)을 형성한다. 그리고 상기 활성영역에는 게이트 전국(44)을 형성하고 상기 게이트 전국(44)의 촉면에 게이트 스페이서(46)을 형성한다. 이러한 결과물 전면에 충간절연막(48)을 형성한다. 상기 충간절연막 (48)에 상기 반도체기판(40)을 노출시키는 콘택홍(50)을 형성한다.

도 3을 참조하면, 상기 총간절면막(48)의 전면에 상기 콘택홈(50)을 채우는 제1 금속총(52)을 형성한다. 상기 제1 금속총(52)은 티타늄(Ti), 팅스텐(벵), 루테늄(Ru), 티타늄 나이트라이드(TiN), 팅스텐 나이트라이드(Լ), 티타늄 살리사이드(TiSi), 팅스텐 살리사이드(씨), 티타늄 살리사이드(자), 이로 이루어진 일 군중 선택된 어느 하나로 형성한다. 상기 제1 금속총(52)을 에치 백으로 평탄화한 다음, 그 전면에 제1 도전총(54)을 형성한다. 상기 제1 도전총(54)은 도핑된 플리실리콘총으로 형성한다. 상기 제1 도전총(54)에 도핑하는 도펀트로는 인(P), 비소(As)등과 같은 n형 도전성 불순물을 사용한다.

도 4를 참조하면, 상기 제1 금속층(受)과 상기 제1 도전층(54)을 상기 층간절면막의 계면이 노출될 때 까 지 이방성식각하여 제1 금속층 패턴(52a)과 제1 도전층 패턴(54a)을 각각 형성한다. 상기 제1 도전층 패 턴(54a)의 표면적을 넓게 하기 위해, 그 전면에 KSG막을 형성할 수도 있다. 이어서, 상기 제1 금속총 패턴(52a)과 제1 도전층 패턴(54a)의 전면에 제2 금속총 패턴(56)을 형성한다. 이 결과, 상기 제2 금속총 패턴(55)은 상기 제1 금속총 패턴(55a)의 측면과 접촉된다. 상기 제2 금속층 패턴(55)을 형성한 후 그 결과물을 노(furnace) 또는 RTP(Rapid Thermal Processing)장비를 이용하여 열차리하여 상기 제1 도전층 패턴(54a)과 상기 제2 금속층 패턴(55)을 결합시킨다. 상기 제1 및 제2 금속층 패턴(52a, 56)과 상기 제1 도전층 패턴(54a)은 하부전극을 형성한다. 이후, 도면에 도시하지 않았지만, 상기 결과물 전면에 유전막과 제2 도전총을 순차적으로 형성한다. 이후, 도면에 도시하지 않았지만, 상기 결과물 전면에 유전막과 제2 도전총을 순차적으로 형성한 다음 셀 단위로 패터님하여 셀 커패시터를 형성한다. 여기서, 상기유전막은 단일막 또는 복합막이며, 실리본 질화막, 실리본 산화막, 탄탈를 산화막 또는 PZT와 같은 강유전물질막으로 이루어진 일근중 선택된 적어도 어느 하나로 형성한다. 상기 유전막을 형성하기 전, 상기제2 금속층 패턴(56)의 전면에 확산방지막을 더 형성할 수도 있다.

#### 监督型 宣播

이상으로, 본 발명은 기판을 노출시키는 콘택홈을 저항이 도핑된 폴리실리콘총보다 낮은 금속총으로 채운 다. 그리고 그 상부면 상에 도핑된 폴리실리콘총을 형성하고 상기 폴리실리콘총의 전면에 상기 금속총의 측면과 접촉되는 다른 금속총을 형성한다. 이렇게 함으로써, 종횡비가 큰 콘택홈에 의해 반도체장치의 통 작속도가 느려지는 것을 방지할 수 있다.

본 발명은 성기 실시에에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당분이에서의 통상 의 지식을 가진 자에 의하여 실시 가능함은 명백하다.

#### (57) 경구의 범위

#### 청구항 1

- (a) 반도체기판 상에 총간절면막을 형성하는 단계;
- (b) 상기 출간절면막에 콘택홀을 형성하는 단계:
- (c) 삼기 총간절연막 상에 삼기 콘택홈을 채우는 제1 금속총 패턴을 형성하느 단계;
- (d) 상기 제1 금속총 패턴 상에 제1 도전총 패턴을 형성하는 단계:
- (e) 상기 제1 금속층 패턴과 도전층 패턴의 전면에 제2 금속층 패턴을 형성하는 단계; 및
- (f) 상기 제2 금속총 패턴의 전면에 유전막과 제2 도전총 패턴을 순차적으로 형성하는 단계를 포함하는 것을 특징으로 하는 반도체장치의 커패시터 형성방법.

## 참구한 2

제 1 형에 있어서, 상기 제2 금속층 패턴을 형성한 후 그 결과물을 노(furnace)나 RTP장비를 이용하여 열 처리하는 것을 특징으로 하는 반도체장치의 커페시터 형성방법

#### 정구한 3

제 2 함에 있어서, 상기 제2 금속층 패턴과 상기 유전막 사이에 확산방지막을 더 형성하는 것을 특징으로 하는 반도체장치의 커패시터 형성방법.

#### 참구함 4

제 1 형에 있어서, 상기 제1 및 제2 금속총 패턴은 티타늄(Ti), 병스텐(W), 무테늄(Ru), 티타늄 나이트라 이드(TiN), 병스텐 나이트라이드(W), 티타늄 실리사이드(TiS), 병스텐 설리사이드(KS), 및 무테늄 산화막(Ru), )으로 '이루어진 일군중 선택된 어느 하나인 것을 특징으로 하는 반도체장치의 커패시터 형성방법.

### 청구함 5


제 1 함에 있어서, 상기 제1 도전총 패턴의 전면에 HS6막을 더 형성하는 것을 특징으로 하는 반도체장치의 커패시터 형성방법.

# 청구함 6

제 1 형에 있어서, 상기 유전막은 단일막 또는 복합막이며, 실리콘 절화막, 실리콘 산화막, 탄탈흡 산화막 또는 PZT와 같은 강유전물질막으로 이루어진 일군중 선택된 적어도 어느 하나로 형성하는 것을 특징으로 하는 반도체장치의 커피시터 형성방법.


#### SB

<u>SB1</u>




# BEST AVAILABLE COPY


# <u> 582</u>



# 



<u> 58</u>4



# BEST AVAILABLE COPY